CentOS 7 EDA Tools Installation

Posted on Edited on

Install EDA Tools in CentOS 7

關於安裝完畢後設定使用者環境變數，可參考 CentOS 7 Environment Setup #EDA-Tools-Environment 進行設定。

Cadence

在安裝 Candence 軟體前，建議先安裝以下 Packages：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
# libmng.so.1
$ yum install -y libmng.x86_64

# libpng12.so.0
$ yum install -y libpng12.x86_64

# libtiff.so.3
$ yum install -y compat-libtiff3.x86_64

# libXp.so.6
$ yum install -y libXp.x86_64

# libXss.so.1
$ yum install -y libXScrnSaver.x86_64

# ksh
$ yum install -y ksh

Incisive Enterprise Simulator

Introduction

Cadence Incisive Enterprise Simulator 可以幫助 IC 設計者從 System Level、RTL Level 及 Gate Level 來驗證與分析所設計 IC 的功能，並且整合同時由 Behavioral、RTL、Gate-Level等階層來做 Simulation，將可減少 Co-Simulation 的時間並提高 Performance。
Incisive Enterprise Simulator 支援所有 IEEE-Standard Languages，如 the Open Verification Library (OVL)、the OVM class library、SystemC、the SystemC Verification Library、SystemVerilog、Verilog、VHDL、PSL、SVA、and the Si2 Common Power Format (CPF)。

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • INCISIV_15.20.039_linux_1of6.tgz
    • INCISIV_15.20.039_linux_2of6.tgz
    • INCISIV_15.20.039_linux_3of6.tgz
    • INCISIV_15.20.039_linux_4of6.tgz
    • INCISIV_15.20.039_linux_5of6.tgz
    • INCISIV_15.20.039_linux_6of6.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/cadence 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/cadence
    $ cp ~/Download/INCISIV_15.20.039_linux_*.tgz /usr/cad/cadence/
    $ cp ~/Download/CIC.tar /usr/cad/cadence/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    7
    8
    9
    10
    11
    12
    13
    14
    15
    16
    17
    18
    19
    20
    21
    22
    23
    24
    25
    26
    $ gzip -d INCISIV_15.20.039_linux_1of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_1of6.tar
    $ rm INCISIV_15.20.039_linux_1of6.tar

    $ gzip -d INCISIV_15.20.039_linux_2of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_2of6.tar
    $ rm INCISIV_15.20.039_linux_2of6.tar

    $ gzip -d INCISIV_15.20.039_linux_3of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_3of6.tar
    $ rm INCISIV_15.20.039_linux_3of6.tar

    $ gzip -d INCISIV_15.20.039_linux_4of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_4of6.tar
    $ rm INCISIV_15.20.039_linux_4of6.tar

    $ gzip -d INCISIV_15.20.039_linux_5of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_5of6.tar
    $ rm INCISIV_15.20.039_linux_5of6.tar

    $ gzip -d INCISIV_15.20.039_linux_6of6.tgz
    $ tar xvf INCISIV_15.20.039_linux_6of6.tar
    $ rm INCISIV_15.20.039_linux_6of6.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_cadence.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/cadance/CIC/incisiv.cshrc

Notice

若 source 完後，按下 Tab 有出現軟體名稱但執行卻發生 Command not found：

1
2
3
4
5
# Example for command not found
$ irun
irun: Command not found.
$ ncverilog
ncverilog: Command not found.

  1. Open incisiv.cshrc :

    1
    $ vi /usr/cad/cadance/CIC/incisiv.cshrc

  2. Modify line to run 64bit platform:

    1
    2
    3
    4
    # Modify line
    set cds_bin=(${cdstop}/${cds_pkg}/{$bin_pre}/bin ${cds_bin})
    # To ↓ and save it.
    set cds_bin=(${cdstop}/${cds_pkg}/{$bin_pre}/bin/64bit ${cds_bin})

Innovus Implementation System

Introdiction

The Cadence® Innovus™ Implementation System is optimized for industry-leading embedded processors, as well as for 16nm, 14nm, 10nm, and 7nm processes, helping you get an earlier design start with a faster ramp-up. With unique new capabilities in placement, optimization, routing, and clocking, the Innovus system features an architecture that accounts for upstream and downstream steps and effects in the design flow.

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • INNOVUS_17.11_linux_1of2.tgz
    • INNOVUS_17.11_linux_2of2.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/cadence 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/cadence
    $ cp ~/Download/INNOVUS_17.11_linux_*.tgz /usr/cad/cadence/
    $ cp ~/Download/CIC.tar /usr/cad/cadence/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    7
    8
    9
    10
    $ gzip -d INNOVUS_17.11_linux_1of2.tgz
    $ tar xvf INNOVUS_17.11_linux_1of2.tar
    $ rm INNOVUS_17.11_linux_1of2.tar

    $ gzip -d INNOVUS_17.11_linux_2of2.tgz
    $ tar xvf INNOVUS_17.11_linux_2of2.tar
    $ rm INNOVUS_17.11_linux_2of2.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_cadence.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/cadance/CIC/innovus.cshrc

JasperGold

Introduction

RTL Design Signoff
The platform includes formal-based technologies dedicated to better meeting designers’ needs for register-transfer level (RTL) signoff. Designers benefit from richer functional checks and formal-powered intelligent debugging to reduce violation noise. Designers can signoff robust, reusable, and CDC-clean RTL code to the verification and implementation phase, shortening overall time to market and significantly improving design quality.

Verification
The JasperGold platform provides a range of formal verification apps ranging from classic formal property verification, to automated apps for particular verification tasks, where the formal properties are created automatically, such as apps for connectivity or control and status register verification. These apps can be used by verification engineers and formal verification specialists. Formal apps provide exhaustive verification and require no testbench, so they can save many weeks of verification effort and increase design quality by finding more bugs at an earlier stage, compared with other verification methods.

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • JASPER_2018.03p001_linux.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/synopsys 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/synopsys
    $ cp ~/Download/JASPER_2018.03p001_linux.tgz /usr/cad/synopsys/
    $ cp ~/Download/CIC.tar /usr/cad/synopsys/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    $ gzip -d JASPER_2018.03p001_linux.tgz
    $ tar xvf JASPER_2018.03p001_linux.tar
    $ rm JASPER_2018.03p001_linux.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_cadence.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/synopsys/CIC/jasper.cshrc

Notice

若 source 完後，執行 jg 卻發生 Command not found：

1
2
3
# Example for command not found
$ jg
jg: Command not found.

  1. Open jasper.cshrc :

    1
    $ vi /usr/cad/cadance/CIC/incisiv.cshrc

  2. Add line set soc_bin_prefix = "jg" before foreach

  3. Add line source /usr/cad/cadence/CIC/license.cshrc at the end

  4. Finally, it should look like this:

    1
    2
    3
    4
    5
    6
    7
    8
    9
    set cdstop  = "/usr/cad/cadence/JASPER/cur"
    set soc_bin_prefix = "jg"

    set cds_bin = ""
    foreach bin_pre (${soc_bin_prefix})
       set cds_bin=(${cds_bin} ${cdstop}/bin)
    end
    set path=($cds_bin $path)
    source /usr/cad/cadence/CIC/license.cshrc

Mentor

在安裝 Mentor 軟體前，建議先安裝以下 Packages：

1
2
3
4
5
6
7
8
# libXext.so.6
$ yum install -y libXext.i686

# libXft.so.2
$ yum install -y libXft.i686

# libz.so.1
$ $ yum install -y zlib.i686

ModelSim

Introduction

ModelSim 是 Mentor 公司所推出的軟體, 主要用來當作 VHDL 的模擬器, 也是目前 CIC 在 VHDL 方面的主要的模擬軟體。但 ModelSim 不僅支援 VHDL 的模擬,同樣也可用來當 Verilog 的模擬器，更進一步的，ModelSim 也支援 VHD&Verilog 的混合模擬，這對於單晶片系統 (SoC) 的發展上，矽智產 (IP )是來源來自不同的地方，有些矽智產是採用VHDL描述，有些是Verilog描述，因此這是不可或缺的功能，所以 CIC 引進 ModelSim 這一套軟體。

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • modelsim_10.7b_linux.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/mentor 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/mentor
    $ cp ~/Download/modelsim_10.7b_linux.tgz /usr/cad/mentor/
    $ cp ~/Download/CIC.tar /usr/cad/mentor/

  3. 解壓縮所有壓縮檔：0

    1
    2
    3
    4
    5
    6
    $ gzip -d modelsim_10.7b_linux.tgz
    $ tar xvf modelsim_10.7b_linux.tar
    $ rm modelsim_10.7b_linux.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 iinstallation_guide.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/mentor/CIC/modelsim.cshrc

Notice

若 source 完後，執行 vsim 卻發生 Command not found：

1
2
3
# Example for command not found
$ vsim
vsim: Command not found.

  1. Open modelsim.cshrc :

    1
    $ vi /usr/cad/mentor/CIC/modelsim.cshrc

  2. Modify line set path = (${SOFT_HOME}/bin $path) to

    1
    2
    3
    4
    # Source line
    set path = (${SOFT_HOME}/bin $path)
    # Target line
    set path = (${SOFT_HOME}/modeltech/bin $path)

執行 vsim 可能會出現以下訊息：

1
2
3
4
5
6
7
8
echo "##############################################################"
echo "#            ModeSim run in the 32bit mode                   #"
echo "##############################################################"
echo "#      If you want to run modelsim in the 64bit mode,        #"
echo "#      do the next command in the command line.              #"
echo "#                                                            #"
echo "#      unix% setenv MTI_VCO_MODE 64                          #"
echo "##############################################################"

此訊息表示 vsim 預設為執行 x86 程式，若欲改為執行 x64 程式需開啟 /usr/cad/mentor/CIC/modelsim.cshrc 檔案，並取消註解 setenv MTI_VCO_MODE 64 。

但取消註解後執行會引發 Error: cannot find "/usr/cad/mentor/modelsim/cur/modeltech/bin/../linux_x86_64/vsim"，不過目前找不到相關執行程式，因此依然使用預設值。

另外不論改為 x86 或 x64 都將顯示警告訊息，若不希望警告訊息出現可在 echo 前加入註解符號 #。

Synopsys

在安裝 Synopsys 軟體前，建議先安裝以下 Packages：

1
2
3
4
5
6
7
8
9
10
11
# libmng.so.1
$ yum install -y libmng.x86_64

# libpng12.so.0
$ yum install -y libpng12.x86_64

# libtiff.so.3
$ yum install -y compat-libtiff3.x86_64

# libXss.so.1
$ yum install -y libXScrnSaver.x86_64

Design Compiler

Introduction

DFT Compiler 是一套與 Design Compiler 整合在一起的軟體，主要協助設計者在電路中加入測試電路，我們可藉由軟體來自動合成 Scan-chain，也可手動加入 Test point 再進行合成，並有”Autofix”可由軟體來自動修改違反測試規則的部份電路。
最後，提供 Fault Coverage 的報告，使用者可於電路設計階段來檢查此報告，若滿意此結果，便可將設計交由後端的 TetraMAX 來產生 Test Patterns。

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • synthesis_2018.06_linux.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/synopsys 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/synopsys
    $ cp ~/Download/synthesis_2018.06_linux.tgz /usr/cad/synopsys/
    $ cp ~/Download/CIC.tar /usr/cad/synopsys/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    $ gzip -d synthesis_2018.06_linux.tgz
    $ tar xvf synthesis_2018.06_linux.tar
    $ rm synthesis_2018.06_linux.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_synopsys.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/synopsys/CIC/synthesis.cshrc

Notice

執行程式（如：dc_shell -gui）可能會缺少部分元件導致無法執行，請依序補足缺少元件即可執行。

IC Compiler

Introduction

IC Compiler 為新版 Astro，是 Synopsys 的 Physical Design Solution，IC Compiler 採用基於 TCL 語法的統一架構，整合了以往各自獨立的作業，是第一款將 Physical Synthesis、Clock Tree Synthesis、Routing、DFM Optmization 與簽證 (Sign-Off) 相互關聯性整合起來的實體設計解決方案，不僅可以做 Automation Planning、Automation Power Planning，更可以估算 Power 與 Signal Electromigration。

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • icc_2018.06_linux.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/synopsys 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/synopsys
    $ cp ~/Download/icc_2018.06_linux.tgz /usr/cad/synopsys/
    $ cp ~/Download/CIC.tar /usr/cad/synopsys/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    $ gzip -d icc_2018.06_linux.tgz
    $ tar xvf icc_2018.06_linux.tar
    $ rm icc_2018.06_linux.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_synopsys.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/synopsys/CIC/icc.cshrc

PrimeTime-PX

Introduction

Synopsys 公司所發展的軟體 PrimeTime，主要針對合成或佈局後之電路進行靜態時序分析（Static Timing Analysis），設計者需要提供 Layout 後抽完 RC 的 SPEF 及 SDC 檔案用 PrimeTime 作更精準的 Timing 分析，PrimeTime 除了可以檢查該 CHIP 的 Critical Path 是否有滿足規格外，也可以檢查先進製程日趨嚴重的 SI 效應下時序規格是否依然滿足，此外還可以檢驗 BUS 訊號是否可以同步到達等功能，透過該軟體在下線前作 Sign-off STA 驗證，以保障下線回來Performance保持其一致性。
新版 PrimeTime（目前 2008.12 版本），包括 PrimeTime PX 功能，其功能相當於 PrimePower，PrimePower 已於 2006.06 以後就不再更新，PrimePower 新功能即為 PrimeTime PX，請注意！

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • primetime_2018.06_linux.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/synopsys 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/synopsys
    $ cp ~/Download/primetime_2018.06_linux.tgz.tgz /usr/cad/synopsys/
    $ cp ~/Download/CIC.tar /usr/cad/synopsys/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    $ gzip -d primetime_2018.06_linux.tgz
    $ tar xvf primetime_2018.06_linux.tar
    $ rm primetime_2018.06_linux.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_synopsys.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/synopsys/CIC/primetime.cshrc

Verdi Automated Debug System

Introduction

Verdi 可適用於 Verilog 及 VHDL 兩種HDL，且具備：Waveform Display/Probe、RTL/Gate-level Schematic Generation、Finite State Machine Analysis 及 Source Code Tracing 等功能，目前 Verdi 可搭配 Cadence Verilog-XL、NC-Verilog、Leapfrog，Synopsys VCS、VSS、TimeMill、Power Mill、Mentro ModelSim 等套裝軟體使用。

Installation

  1. 下載所有軟體壓縮檔與 Vendor 共用檔：

    • verdi_2018.09_linux_1of3.tgz
    • verdi_2018.09_linux_2of3.tgz
    • verdi_2018.09_linux_3of3.tgz
    • CIC.tar

  2. 將所有檔案移至 /usr/cad/synopsys 資料夾中。

    1
    2
    3
    $ mkdir -p /usr/cad/synopsys
    $ cp ~/Download/verdi_2018.09_linux_*.tgz /usr/cad/synopsys/
    $ cp ~/Download/CIC.tar /usr/cad/synopsys/

  3. 解壓縮所有壓縮檔：

    1
    2
    3
    4
    5
    6
    7
    8
    9
    10
    11
    12
    13
    14
    $ gzip -d verdi_2018.09_linux_1of3.tgz
    $ tar xvf verdi_2018.09_linux_1of3.tar
    $ rm verdi_2018.09_linux_1of3.tar

    $ gzip -d verdi_2018.09_linux_2of3.tgz
    $ tar xvf verdi_2018.09_linux_2of3.tar
    $ rm verdi_2018.09_linux_2of3.tar

    $ gzip -d verdi_2018.09_linux_3of3.tgz
    $ tar xvf verdi_2018.09_linux_3of3.tar
    $ rm verdi_2018.09_linux_3of3.tar

    $ tar xvf CIC.tar
    $ rm CIC.tar

  4. 依照 CIC 所提供之 installation_guide_synopsys.txt 與 License_Setup.txt 完成 License Setup。

Instruction

在使用之前請先輸入指令：

1
$ source /usr/cad/synopsys/CIC/verdi.cshrc

Notice

執行 nWave 可能會出現以下訊息：

1
2
3
4
5
6
echo "#######################################################"
echo "#         32BIT is the default mode                   #"
echo "#    If you want to run 64BIT mode,                   #"
echo "#    please set the LD_LIBRARY_PATH and SHLIB_PATH    #"
echo "#    to path of 64BIT by yourself.                    #"
echo "#######################################################"

此訊息表示 nWave 預設為執行 x86 程式，若欲改為執行 x64 程式需開啟 /usr/cad/synopsys/CIC/verdi.cshrc 檔案，並將 set Platform="LINUX" 改為 set Platform="LINUX64"。

但不論改為 x86 或 x64 都將顯示警告訊息，若不希望警告訊息出現可在 echo 前加入註解符號 #。

Other Tools

riscv-tools

Introduction

關於軟體介紹可參閱 Github riscv/riscv-tools/README.md。

Installation

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
# Install development tools
$ yum -y groupinstall "Development Tools"

# Preparation
## Required packages
$ yum upgrade -y
$ yum install -y epel-release
$ yum -y install dtc libmpc-devel texinfo gperf zlib-devel expat-devel
## RISC-V toolchain
$ mkdir -p /usr/cad/RISCV/riscv-tools
$ git clone https://github.com/riscv/riscv-tools.git /usr/cad/RISCV/riscv-tools
$ cd /opt/RISCV/riscv-tools
$ git submodule update --init --recursive

# Update automake
$ wget https://ftp.gnu.org/gnu/automake/automake-1.15.tar.gz
$ tar zxvf automake-1.15.tar.gz
$ cd automake-1.15
$ ./configure --prefix=/usr
$ make && make install

# Installtion
## Edit installation setting
$ cd /usr/cad/RISCV/riscv-tools
$ vi build.sh
  ### Add a pound sign (#) before build_project riscv-openocd to build without OpenOCD
  ### Add --enable-multilib in the end of build_project riscv-gnu-toolchain
## Install RISC-V tools
$ RISCV=/usr/cad/RISCV bash build.sh

References